RISC

Reduced instruction set computer

IBM에서 1980년에 발표하고 MIPS를 창시한 데이비드 패터슨 교수등이 정립한 CPU의 명령어셋 아키텍처와 마이크로 아키텍처 설계에 대해 새로 제시한 개념 내지는 그 개념에 의해 설계된 CPU를 의미한다.

기본적인 개념은 트랜지스터 기반의 메인프레임을 개선하는 과정에서 개발된 아키텍처 개념으로, 최대한 단순히 설명하자면 그동안 별 생각 없이 중구난방으로 만들어 온CPU 명령어셋을 CPU를 고속화시키는 데 적절하게 재정립하여 같은 트랜지스터 숫자를 투입하면서도 더 높은 성능의 CPU를 만들자는 것이다.

1980년대 당시 CISC 명령어셋에 대해 지적되는 문제점은 다음과 같았다.

이러한 문제점들을 해결하기 위해 RISC가 등장하였고 아래와 같은 방법으로 문제를 해결하였다.

다만 RISC는 다음과 같은 단점을 가지게 되었다.

이렇게 장점만 보면 RISC가 CISC보다 진보된 아키텍쳐로 보이겠지만 현실적으로 POWERPC가 단종되고 POWER를 장착한 서버와 메인프레임이 금융권에서마저 퇴출되는데에는 이유가 있는 법이다.
AMD64 vs ARM 문서 참고

RISC 기술이 이전의 CISC하고는 많이 다르다보니 여러가지 오해가 생기고는 한다. 대표적으로 RISC는 정말로 명령어 종류가 적은가? 하지만 이는 절반만 맞는 표현이다. 아래는 오해가 생길만한 내용들을 정리했다.

절반만 맞다. 명령어를 줄이는 것이 아닌 피연산자 지정 모드를 줄이는 것이다. RISC 프로세서라고 곱셈, 나눗셈이 없는 것이 아니다. 기본적으로 CISC가 가지고 있는 명령어들은 전부 가지고 있다. 그리고 CISC로 할 수 있는 모든 일은 RISC도 할 수 있다. CISC만 가능한 일은 존재하지 않는다.

현대 컴퓨터 기술에서 성능 향상에 가장 크게 기여하는 기술은 명령어 집합이 아니다. 파이프라인, 캐시 메모리, SIMD 명령어 기술 , 다중 코어 환경 등의 요소가 더 크게 작용하며 설계자 또는 설계 방식에 따라서도 차이가 날 수 있다. 명령어의 효율성에서는 좋겠지만 그것이 성능으로 직결되지 않는다.

절반은 맞다. 그러나 어셈블리어로 프로그래밍하는 환경이 아니라면 그렇게 어려운 일은 아니다. 대부분 고수준 언어로 프로그래밍하기 때문에 어셈블리어를 일상적으로 접하기 힘들어 프로그래밍의 어려운 점이 희석된다. 어셈블리어로 프로그래밍을 해야한다면 온갖 효율성 향상을 위한 요소나 제한을 피해서 프로그래밍을 해야한다. 이는 천재 프로그래머라고 해도 힘들다. 같은 이유로 컴파일러 만들기가 어려워진다. 계산해야할 경우의 수가 많아지기 때문이다.

이 기술이 개발된 뒤 RISC 기술은 마이크로프로세서의 클럭 속도 향상에 큰 도움을 주었다. 90년대 중반이 지나서는 PowerPC, POWER, UltraSparc, Alpha 등 대부분의 고성능 CPU와 ARM과 같은 저전력 CPU, 그리고 일부 MCU들까지도 RISC이거나 RISC 구조를 기반으로 하였다. CISC의 대표 주자인 인텔도 RISC 기반 마이크로프로세서 개발에 심혈을 들였는데 그 예로 IA-64[1]와 iAPX 계열 CPU(Intel i960, Intel i860)등이 있다.

인텔은 인텔 펜티엄 프로에서부터 내부적으로는 CISC 명령어를 RISC 구조의 코드로 변환해서 실행하는 P6 아키텍처로 개편하였다. 또한 인텔보다 한발 앞서서 AMD는 K6에 동일한 설계를 구현하였다. 인텔이 IA-64를 개발뻘짓하는 동안 AMD가 x64 시장의 주도권을 가져갔다.[2] 그래도 완전한 RISC 구조와 비교하면 한계가 있어서, 펜티엄 프로만 해도 파이프라인이 무려 10단계에 이르렀다.
반면 당시 대부분의 RISC CPU는 5단계 혹은 7단계, 많아야 9단계 정도.

기술이 발전하며 CISC와 RISC에 대한 사실도 많이 변화하였다.

CISC와 RISC의 차이 중 하나는 실행 속도라고 배웠을 텐데 RISC 아키텍쳐 기반 프로세서와 CISC 아키텍처 기반 프로세서의 실행속도는 거의 차이가 나지 않는다. CPU 기술의 발달로 클럭 속도는 전력 소모량과 온도 조절에 달린 문제라 해도 과언이 아니다. 이론상 RISC 프로세서의 클럭속도를 더 높일 수는 있겠지만 CPU의 성능 증가 대비 전력 소모량과 발열 문제가 더 크기에 두 프로세서의 실행속도는 결과적으로 거의 차이가 나지 않는다.

또한 RISC 아키텍쳐 기반 프로세서의 제작 단가가 더 싸다고 아는 사람들이 많은데 이것은 명백한 오류이다. 설계 및 제작 비용이 비싼 명령어 해석기의 크기를 획기적으로 줄였지만 현대 CPU에서 명령어 해석기가 차지하는 면적은 1% 이하이다. 하지만 RISC 명령어 코드가 메모리 대역폭을 평군적으로 2배 더 잡아 먹기에 같은 성능의 CISC 기반 프로세서에 비해 RISC 기반 프로세서는 2배 더 많은 캐시가 필요하다. 요즘 CPU의 75–80%가 캐시 혹은 레지스터인 것을 감안하여 1% 이하의 회로를 줄이기 위해 80%를 더 추가하는 셈이다. SRAM을 구성하는 셀은 4개의 트랜지스터가 필요한데 32MB의 대용량 캐시를 구성하기 위해서 10억 단위가 나온다. AMD의 8코어 CPU의 트랜지스터 집적 숫자가 60억에 달하는데 이중에 6분의 1이 캐시 메모리에 사용된다는 것이다. 명령어가 많다고 무조건 단가가 비싼것도 아니고 적다고 싼것도 아니다. 정확히는 설계 스타일에 따라 달려있고 RISC도 고성능 지향으로 간다면 설계 면적이 넓어진다.

흔히 CISC와 RISC를 서로 대립되는 포지션으로 취급하는 경우가 많은데 이는 RISC이 등장하게 된 이유나 최근의 CPU 설계 경향 등에 비추어 봤을 경우 적절한 취급이라고 할 수 없다. 우선 상기한 바와 같이 RISC는 CISC에서의 단점을 분석하고 극복하는 연구 과정에서 탄생한 명령어셋으로 명백하게 CISC보다 더 발전된 개념을 포함한 차세대 기술이다. 그렇기 때문에 RISC가 출현한 이후 100% CISC 기술에 기반한 신규 명령어셋은 실질적으로 도태되는 수순을 밟게 되었고 주류 컴퓨터 산업에서는 CISC 아키텍처 기반 프론트엔드에 RISC가 흡수된 형태의 하이브리드를 보여주고 있다. 일반적 PC 프로세서[3]는 모두 CISC x86 아키텍쳐를 기본으로 하며Acorn RiscPC 600 위에 서술했듯 내부적으로 RISC 명령어 체제를 사용하는 하이브리드이다.

하지만 CPU의 클럭 속도를 더 이상 올리는 한계가 도래한 지금, 명령어 길이가 일정하다는 특징으로 명령어 병렬처리(Out-of-Order 실행)에 엄청난 이득이 발생, Apple의 M1칩이 CISC의 맹주인 Intel과 AMD의 속도를 따라 잡았다. Apple M1칩은 왜 그렇게 빠를까?영어 원문